дак ведь дело в том, что эти 1.5 ns distortion добавляются в I2S шину, уже после самого асинхронного интерфейса... Это ведь означает например что фронты сигнала MCLK постоянно скачут на +/- 1.5 ns ! Разве это не катастрофа для микросхемы ЦАП ?
Или из-за "pulse width distortion" сдвигается только правый ("задний") фронт импульса?
Или из-за "pulse width distortion" сдвигается только правый ("задний") фронт импульса?