04-20-2019, 07:47 PM
(Сообщение последний раз редактировалось: 04-20-2019, 11:25 PM БендеровецЪ.)
semimat Написал:Ну вот, с тем, за какое количество тактов может отработать full-scale скачок простой однобитный дельта-сигма модулятор первого порядка, разобрались. Оказалось, вполне достаточно, чтобы частота оцифровки такого ДСМ была в 64 раза выше частоты равноценного 16-ти битного ИКМ АЦП с частотой оцифровки 44100 Гц.
Не надо 64 тактов. ДСМ это интегратор озваченый ос с частотой единичного усиления дето на fs/4, соотв там все устаканится за несколько тактов. Для того чтобы хорошо его рассмотреть надо симулить многоуровневый дс так чтобы не влетатб в крайние значения, т.к. они подрезают и соотв укорачивают процесс.
semimat Написал:Вот теперь подадим на вход этих модуляторов-демодуляторов постоянное напряжение с уровнем в 8 младших разрядов 16-ти битного ИКМ (или 1/2^8=1/256 Uмах). Очевидно, что 16-битный ИКМ будет легко выдавать на выходе последовательность точных 8-ти битных значений (как минимум, с точностью до половины младшего бита). То есть, будет лишь постоянная ошибка величиной не более половины младшего разряда.
Теперь посмотрим, как поведет себя ДСМ. Для него не существует такой последовательности нулей и единиц, чтобы среднее значение на интервалах 64 такта составило 1/2^8= 1/256 Umax. Его "стабильное" выходное напряжение может быть либо 0 (все нули), либо 1/64 Uмах (одна единица, остальные нули).
На выходе ДС будеть бОльшая ошибка, но она будет гаходится выше по частоте, соотв если наложить филтр убирабщий шум за пределами ЗЧ, то эта ошибка "уйдет", т.е. будет отфильтрована. Будет интуитивно понятней если вспомнить что практически любая фильрация ведет к росту разрядности. Т.е. сигнал более не будет двухуровневым. Это собсна отвечает на:
semimat Написал:Теперь посмотрим, как поведет себя ДСМ. Для него не существует такой последовательности нулей и единиц, чтобы среднее значение на интервалах 64 такта составило 1/2^8= 1/256 Umax. Его "стабильное" выходное напряжение может быть либо 0 (все нули), либо 1/64 Uмах (одна единица, остальные нули). Это означает, что при подаче на вход ДСМ такого "неудобного" напряжения, его выходной сигнал будет "рыскать" между 0 и 1/64 Uмах, чтобы "в среднем" получились те самые 1/256 Uмах. Но поскольку на отрезке в 64 такта рысканья быть не может, оно будет происходить на длине в несколько отрезков в 64 такта (в данном случае период рысканья составит 256 тактов ДСМ или 4 такта ИКМ). А это означает, что в рабочем (звуковом) диапазоне частот появится значительный переменный сигнал ошибки. Мне так кажется, что он будет составлять намного больше половины минимального двоичного разряда 16-ти разрядной ИКМ и даже будет слышен, поскольку постоянный выходной сигнал не будет мешать. Я даже не знаю, как эту ситуацию может спасти дизеринг - уж слишком сильно 6 бит отстают от 16 бит.
semimat Написал:Более того, в представленных рассуждениях нет упоминания о порядке ДСМ. Эта проблема возникает из-за самого принципа передачи сигнала однобитным потоком, где в выходной аналоговый сигнал превращается среднее значение цифрового сигнала, выделяемое НЧ фильтром.
Если кто сможет прояснить, где в моих рассуждениях "узкое место", буду благодарен.
Порядок позволяет только более эффективно вытеснить шум квантования в вч область. Это дает возможность снизить частоту преобразования при аналогичном С/Ш в целевом диапазоне, но при этом "усложняет" выходной фильтр, т.к. ему достанется более резко нарастающий с частотой шум.
"Найкраще сало то ковбаса." (с)