12-10-2024, 02:02 PM
(12-10-2024, 07:43 AM)ActiveStalker Написал:(12-10-2024, 04:15 AM)vd-two Написал: C CDCLVC все понятно, один вход и, скажем, три выхода. Со 125 буфером как, буфер- резистор и от него на три приемника, или буфер- три резистора- на каждую линию свой?Вот и я ж о том же. С "тройником" - да - один выход одна ветка + резистор на всякий случай. А если выход буфера один? Корректно ли с одного выхода разветвлять?
И самое главное - так нужно выравнивать длину дорожек (Hi speed design - trace matching)? Нужно ли делать так, чтоб мастерклок во все точки приходил синхронно учитывая задержки в каждой ветке от осцилятора?
Зачем выравнивать? Тут не гигагерц, и даже не сотни мегагерц.
В какие именно точки нужно чтобы приходил мастерклок, и на каком расстоянии от источника находятся приемники мастерклока?
В принципе, это может быть актуально для монгоканальных ЦАПов, но вряд ли они стоят сильно далеко друг от друга, чтобы это на что-то повлияло.
У меня в 6-канальном 93-мм мастерклок раздается как сказано выше - 4 резистора с выхода одного буфера, 3 на 3 модуля ЦАПов на 4493, и четвертый на ЮСБ-транспорт.
В 8-канальном 96-м - через 4 резистора раздается клок на 4 модуля на 9038q2m.
Никакая длина не выравнивалась, она получалась от 1см до самого ближнего, до прмерно 4см к самому дальнему модулю. Проблем это не создавало.